拼包切包操作在智能网卡中必不可少，可以绕过CPU和内核进而降低延迟。然而拼切包在FPGA中的外围实现结构会影响到最终的效果，包括资源利用率和维护难度。 本文探讨了FPGA在RDMA（远程直接内存访问）场景下实现数据拼包（聚合非连续内存块）与切包（按PMTU分片）的三种外围硬件架构方案： Ping-Pang RAM方案：通过双RAM交替缓存数据，逻辑简单但资源利用率低，适合报文长度固定的场景。 单RAM方案：合并RAM空间并动态管理地址，优化资源占用，但读写控制逻辑复杂，调试难度高。 FIFO同步方案：利用FIFO同步边带信息与数据流，显著降低逻辑复杂度，提升可维护性，适合高动态数据场景。

本文介绍了MPT表读写仲裁的逻辑，重点介绍状态机在FPGA中的实现